| Ders Adı | Kodu | Yarıyıl | T+U Saat | Kredi | AKTS |
|---|---|---|---|---|---|
| İleri Sayısal Sistem Tasarımı ve Sentezleme | BSM 439 | 7 | 3 + 0 | 3 | 5 |
| Ön Koşul Dersleri | |
| Önerilen Seçmeli Dersler | |
| Dersin Dili | Türkçe |
| Dersin Seviyesi | Lisans |
| Dersin Türü | Seçmeli |
| Dersin Koordinatörü | Dr.Öğr.Üyesi ALİ GÜLBAĞ |
| Dersi Verenler | Prof.Dr. NEJAT YUMUŞAK, |
| Dersin Yardımcıları | |
| Dersin Kategorisi | Diğer |
| Dersin Amacı | Karmaşık sayısal sistemlerin tasarımında, tasarımların doğrulanmasında ve sentezlenmesinde bilgisayarlardan yoğun olarak yararlanılmaktadır. Tüm bu aşamalar için geliştirilmiş programlama dilleri ve yazılım araçları teknolojik donanımlar vardır. Tasarım, doğrulama ve sentezleme süreç detaylarının bir donanım programlama dili ile birlikte öğretilmesi dersin ana hedeflerindendir. |
| Dersin İçeriği | Örnek bir işlemcinin tasarımı yapılırken Verilog-HDL kullanılarak donanım programlama dili öğretilir. Tasarımların doğrulanması karmaşık sistemler için çok önemlidir. Her bir alt birim, ana sisteme entegre edilmeden önce simülasyon yoluyla Verilog-HDL kullanılarak doğrulanır. Piyasadan temin edilecek programlanabilir aygıtlar (FPGA) ve üreticilerin sağladığı yazılımlarla tasarımlar sentezlenir ve test edilir. |
| # | Ders Öğrenme Çıktıları | Öğretim Yöntemleri | Ölçme Yöntemleri |
|---|---|---|---|
| 1 | Karmaşık sayısal devrelerin çözümü için model belirler. | Anlatım, | |
| 2 | Verilog-HDL ile kapı seviyesinde kombinezonsal devre tasarlar. | Anlatım, Tartışma, | |
| 3 | Verilog-HDL ile davranışsal modelde ardışıl devre tasarlar. | Tartışma, Anlatım, | |
| 4 | HDL ile yapılmış tasarımları simülasyon araçları ile doğrular. | Anlatım, Eğitsel Oyun, | Doğru Yanlış Testleri, |
| 5 | HDL ile yapılmış ve doğrulanmış tasarımları güncel çipleri kullanarak sentezler. | Anlatım, Tartışma, | |
| 6 | Basit bir işlemciyi yazılım araçları ile tasarlar ve sentezler. | Anlatım, Tartışma, |
| Hafta | Ders Konuları | Ön Hazırlık |
|---|---|---|
| 1 | Sayısal tasarım ve donanım programlama dilleri | |
| 2 | Verilog - HDL programlama dili | |
| 3 | Hiyerarşik modelleme kavramları | |
| 4 | Kapı seviyesi modelleme | |
| 5 | Data-flow modelleme | |
| 6 | Davranışsal modelleme | |
| 7 | ALU tasarımı ve tasarım doğrulama | |
| 8 | Saklayıcı tasarımı ve tasarım doğrulama | |
| 9 | Hiyerarşik yaklaşımla tek çevrimlik data-path tasarımı | |
| 10 | Hiyerarşik yaklaşımla tek çevrimlik data-path tasarım doğrulaması | |
| 11 | Kontrol lojiği tasarımı ve doğrulanması | |
| 12 | Zamanlama ve gecikmeler | |
| 13 | Doğrulanmış bir tasarımın sentezlenmesi | |
| 14 | Sentezleme uygulamaları |
| Kaynaklar | |
|---|---|
| Ders Notu | 1. Verilog HDL, A guide to Digital Designand Synthesis, Samir Palnitkar, SunSoft Press 1996. |
| Ders Kaynakları | 1. Computer Organization and Design, The Hardware and Software Interface, D.A.Patterson, Morgan Kaufmann. 2. Computer Architecture, Single and Parallel Systems, M. Zargham, Prentice Hall. 3. Computer System Architecture, M.Mano, Prentice Hall. |
| Sıra | Program Çıktıları | Katkı Düzeyi | |||||
|---|---|---|---|---|---|---|---|
| 1 | 2 | 3 | 4 | 5 | |||
| 1 | Matematik, fen bilimleri ve ilgili mühendislik disiplinine özgü konularda yeterli bilgi birikimi; bu alanlardaki kuramsal ve uygulamalı bilgileri, karmaşık mühendislik problemlerinde kullanabilme becerisi. | ||||||
| 2 | Karmaşık mühendislik problemlerini saptama, tanımlama, formüle etme ve çözme becerisi; bu amaçla uygun analiz ve modelleme yöntemlerini seçme ve uygulama becerisi. | X | |||||
| 3 | Mühendislik uygulamalarında karşılaşılan karmaşık problemlerin analizi ve çözümü için gerekli olan modern teknik ve araçları geliştirme, seçme ve kullanma becerisi; bilişim teknolojilerini etkin bir şekilde kullanma becerisi. | X | |||||
| 4 | Karmaşık bir sistemi, süreci, cihazı veya ürünü gerçekçi kısıtlar ve koşullar altında, belirli gereksinimleri karşılayacak şekilde tasarlama becerisi; bu amaçla modern tasarım yöntemlerini uygulama becerisi. | X | |||||
| 5 | Karmaşık mühendislik problemlerinin veya disipline özgü araştırma konularının incelenmesi için deney tasarlama, deney yapma, veri toplama, sonuçları analiz etme ve yorumlama becerisi. | X | |||||
| 6 | Bilişim Teknolojilerinin yönetim, denetim, gelişim ve güvenliği/güvenilirliği hakkında bilgi sahibi olma ve farkındalık, | X | |||||
| 7 | Disiplin içi ve çok disiplinli takımlarda etkin biçimde çalışabilme becerisi; bireysel çalışma becerisi. | ||||||
| 8 | Türkçe sözlü ve yazılı etkin iletişim kurma becerisi; en az bir yabancı dil bilgisi; etkin rapor yazma ve yazılı raporları anlama, tasarım ve üretim raporları hazırlayabilme, etkin sunum yapabilme, açık ve anlaşılır talimat verme ve alma becerisi. | ||||||
| 9 | Yaşam boyu öğrenmenin gerekliliği bilinci; bilgiye erişebilme, bilim ve teknolojideki gelişmeleri izleme ve kendini sürekli yenileme becerisi. | ||||||
| 10 | Etik ilkelerine uygun davranma, mesleki ve etik sorumluluk bilinci; mühendislik uygulamalarında kullanılan standartlar hakkında bilgi. | ||||||
| 11 | Proje yönetimi, risk yönetimi ve değişiklik yönetimi gibi, iş hayatındaki uygulamalar hakkında bilgi; girişimcilik, yenilikçilik hakkında farkındalık; sürdürülebilir kalkınma hakkında bilgi. | ||||||
| 12 | Mühendislik uygulamalarının evrensel ve toplumsal boyutlarda sağlık, çevre ve güvenlik üzerindeki etkileri ve çağın mühendislik alanına yansıyan sorunları hakkında bilgi; mühendislik çözümlerinin hukuksal sonuçları konusunda farkındalık. | ||||||
| # | Ders Öğrenme Çıktılarının Program Çıktılarına Katkısı | PÇ 1 | PÇ 2 | PÇ 3 | PÇ 4 | PÇ 5 | PÇ 6 | PÇ 7 | PÇ 8 | PÇ 9 | PÇ 10 | PÇ 11 | PÇ 12 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | Karmaşık sayısal devrelerin çözümü için model belirler. | ||||||||||||
| 2 | Verilog-HDL ile kapı seviyesinde kombinezonsal devre tasarlar. | ||||||||||||
| 3 | Verilog-HDL ile davranışsal modelde ardışıl devre tasarlar. | ||||||||||||
| 4 | HDL ile yapılmış tasarımları simülasyon araçları ile doğrular. | ||||||||||||
| 5 | HDL ile yapılmış ve doğrulanmış tasarımları güncel çipleri kullanarak sentezler. | ||||||||||||
| 6 | Basit bir işlemciyi yazılım araçları ile tasarlar ve sentezler. |
| Değerlendirme Sistemi | |
|---|---|
| Yarıyıl Çalışmaları | Katkı Oranı |
| 1. Ara Sınav | 50 |
| 1. Ödev | 10 |
| 1. Proje / Tasarım | 20 |
| 2. Proje / Tasarım | 20 |
| Toplam | 100 |
| 1. Yıl İçinin Başarıya | 50 |
| 1. Final | 50 |
| Toplam | 100 |
| AKTS - İş Yükü Etkinlik | Sayı | Süre (Saat) | Toplam İş Yükü (Saat) |
|---|---|---|---|
| Ders Süresi (Sınav haftası dahildir: 16x toplam ders saati) | 16 | 3 | 48 |
| Sınıf Dışı Ders Çalışma Süresi(Ön çalışma, pekiştirme) | 16 | 2 | 32 |
| Ara Sınav | 1 | 8 | 8 |
| Ödev | 1 | 5 | 5 |
| Proje / Tasarım | 2 | 7 | 14 |
| Final | 1 | 15 | 15 |
| Toplam İş Yükü | 122 | ||
| Toplam İş Yükü / 25 (Saat) | 4,88 | ||
| Dersin AKTS Kredisi | 5 | ||