Ders Adı Kodu Yarıyıl T+U Saat Kredi AKTS
Sayısal Entegre Tasarım Dili ELM 024 0 3 + 0 3 5
Ön Koşul Dersleri
Önerilen Seçmeli Dersler
Dersin Dili Türkçe
Dersin Seviyesi Lisans
Dersin Türü Seçmeli
Dersin Koordinatörü Dr.Öğr.Üyesi AHMET KARACA
Dersi Verenler
Dersin Yardımcıları
Dersin Kategorisi Diğer
Dersin Amacı Bu dersin amacı, gömülü bir sistemin VHDL dili ile tanımlanması ve programlanabilir entegreler yardımıyla gerçeklenmesini öğretmektir.
Dersin İçeriği VHDL dili temel bileşenleri, sistem modelleme teknikleri, tasarım giriş modelleri, system geliştirme ve tasarım süreçleri, FPGA deney kartları ile uygulamalar
# Ders Öğrenme Çıktıları Öğretim Yöntemleri Ölçme Yöntemleri
1 VHDL dilini kullanabilmek için, yazım kurallarını anlar ve uygular. Anlatım, Soru-Cevap, Sınav , Sözlü Sınav,
2 Sistem tasarımı yapabilmek için, VHDL dilinde paralel programlama yapılarını inceler ve uygular. Anlatım, Soru-Cevap, Gösteri, Gösterip Yaptırma, Sınav , Sözlü Sınav, Ödev,
3 Bir sistem tasarımı için yazılım araçlarını inceler ve tasarım için uygun olanı seçer. Tartışma, Alıştırma ve Uygulama, Gösterip Yaptırma, Bireysel Çalışma, Sınav , Ödev, Proje / Tasarım,
4 Bir sistem tasarımı için donanım araçlarını inceler ve tasarım için uygun olanı seçer. Tartışma, Alıştırma ve Uygulama, Problem Çözme, Sınav , Ödev, Proje / Tasarım,
5 Tasarlanan sistemin verimli çalışması için hata bulma yöntemlerini inceler ve uygular. Alıştırma ve Uygulama, Gösterip Yaptırma, Benzetim, Ödev, Proje / Tasarım,
6 VHDL dilinde tasarım yapma yeteneğini geliştirmek için örnek uygulama kodları yazar. Alıştırma ve Uygulama, Gösterip Yaptırma, Bireysel Çalışma, Problem Çözme, Sınav , Ödev, Proje / Tasarım,
Hafta Ders Konuları Ön Hazırlık
1 Tanıtım ve giriş VHDL ve FPGA hakkında bilgilendirme
2 Temel veri türleri ve işleçler VHDL yapısal elemanlarının tanıtılması
3 Paralel yapılar Tasarım akışı VHDL yapısal elemanlarının tanıtılması VHDL hakkında Türkçe kaynaklar
4 Sıralı yapılar Kullanılacak program hakkında Türkçe kaynak Mimari yapıları
5 Saat ve reset sinyalleri üretimi Mimari Yapıları Örnek
6 RTL ve test masası tasarımı Derste yapılan örnek uygulamalar
7 Durum-makinesi kodlama teknikleri Kombinasyonel Lojik Mantık
8 Veri nesneleri, diziler ve kompleks veriler Senkronize Lojik Mantık
9 Hiyerarşi oluşturma Örnek uygulamalar
10 Arasınav
11 Tasarım giriş yöntemleri
12 Geliştirme ortamındaki tasarım süreçleri
13 İşlevsel ve zamansal benzetim
14 FPGA deney kartları ile devre üzerinde emülasyon
Kaynaklar
Ders Notu [1] Özcerit,Ahmet Turan; Entegre Devre Tasarımı Ders Notları, SAÜ TEF, 2004.
Ders Kaynakları VHDL for Programmable Logic, Kevin Skahill, Addison Wesley,1996

The Designers Guide to VHDL, Peter J. Ashenden, Morgan Kaufman, 1996

The Students Guide to VHDL, Peter J. Ashenden, Morgan Kaufman, 1996

Digital System Design with VHDL, Mark Zwolinski, Prentice Hall, 2000
Sıra Program Çıktıları Katkı Düzeyi
1 2 3 4 5
1 Matematik, fen bilimleri ve ilgili mühendislik disiplinine özgü konularda yeterli bilgi birikimi; bu alanlardaki kuramsal ve uygulamalı bilgileri, karmaşık mühendislik problemlerinde kullanabilme becerisi.
2 Karmaşık mühendislik problemlerini saptama, tanımlama, formüle etme ve çözme becerisi; bu amaçla uygun analiz ve modelleme yöntemlerini seçme ve uygulama becerisi.
3 Karmaşık bir sistemi, süreci, cihazı veya ürünü gerçekçi kısıtlar ve koşullar altında, belirli gereksinimleri karşılayacak şekilde tasarlama becerisi; bu amaçla modern tasarım yöntemlerini uygulama becerisi.
4 Mühendislik uygulamalarında karşılaşılan karmaşık problemlerin analizi ve çözümü için gerekli olan modern teknik ve araçları geliştirme, seçme ve kullanma becerisi; bilişim teknolojilerini etkin bir şekilde kullanma becerisi.
5 Karmaşık mühendislik problemlerinin veya disipline özgü araştırma konularının incelenmesi için deney tasarlama, deney yapma, veri toplama, sonuçları analiz etme ve yorumlama becerisi.
6 Disiplin içi ve çok disiplinli takımlarda etkin biçimde çalışabilme becerisi; bireysel çalışma becerisi.
7 Türkçe sözlü ve yazılı etkin iletişim kurma becerisi; en az bir yabancı dil bilgisi; etkin rapor yazma ve yazılı raporları anlama, tasarım ve üretim raporları hazırlayabilme, etkin sunum yapabilme, açık ve anlaşılır talimat verme ve alma becerisi.
8 Yaşam boyu öğrenmenin gerekliliği bilinci; bilgiye erişebilme, bilim ve teknolojideki gelişmeleri izleme ve kendini sürekli yenileme becerisi.
9 Etik ilkelerine uygun davranma, mesleki ve etik sorumluluk bilinci; mühendislik uygulamalarında kullanılan standartlar hakkında bilgi.
10 Proje yönetimi, risk yönetimi ve değişiklik yönetimi gibi, iş hayatındaki uygulamalar hakkında bilgi; girişimcilik, yenilikçilik hakkında farkındalık; sürdürülebilir kalkınma hakkında bilgi.
11 Mühendislik uygulamalarının evrensel ve toplumsal boyutlarda sağlık, çevre ve güvenlik üzerindeki etkileri ve çağın mühendislik alanına yansıyan sorunları hakkında bilgi; mühendislik çözümlerinin hukuksal sonuçları konusunda farkındalık.
Değerlendirme Sistemi
Yarıyıl Çalışmaları Katkı Oranı
1. Ara Sınav 50
1. Kısa Sınav 10
1. Ödev 10
1. Proje / Tasarım 30
Toplam 100
1. Yıl İçinin Başarıya 50
1. Final 50
Toplam 100
AKTS - İş Yükü Etkinlik Sayı Süre (Saat) Toplam İş Yükü (Saat)
Ders Süresi (Sınav haftası dahildir: 16x toplam ders saati) 16 3 48
Sınıf Dışı Ders Çalışma Süresi(Ön çalışma, pekiştirme) 16 3 48
Ara Sınav 1 3 3
Kısa Sınav 1 1 1
Ödev 1 2 2
Proje / Tasarım 1 6 6
Final 1 6 6
Toplam İş Yükü 114
Toplam İş Yükü / 25 (Saat) 4,56
Dersin AKTS Kredisi 5